Pierwszy wiersz = Twoj uklad. Kolejne pozycje nie spelniaja kompletu regul dla pewnego zamiennika, wiec pokazujemy je tylko jako kandydatow do recznej weryfikacji.
wymiary nieuzupelnione w bazie, ale obudowa identyczna (DFN) — form-fit w obrebie rodziny obudowy
pinout niepotwierdzony w bazie, ale ta sama obudowa (DFN) i polaryzacja P — uklad wyprowadzen rodziny standardowy; porownaj karte katalogowa przed lutowaniem
rds_on warunki pomiaru nieporownywalne lub niepelne — wymagane zgodne Vgs, temperatura i Id; nie oceniamy przewagi ani odrzucenia na podstawie tych wartosci
wymiary nieuzupelnione w bazie, ale obudowa identyczna (DFN) — form-fit w obrebie rodziny obudowy
pinout niepotwierdzony w bazie, ale ta sama obudowa (DFN) i polaryzacja P — uklad wyprowadzen rodziny standardowy; porownaj karte katalogowa przed lutowaniem
rds_on warunki pomiaru nieporownywalne lub niepelne — wymagane zgodne Vgs, temperatura i Id; nie oceniamy przewagi ani odrzucenia na podstawie tych wartosci
wymiary nieuzupelnione w bazie, ale obudowa identyczna (DFN) — form-fit w obrebie rodziny obudowy
pinout niepotwierdzony w bazie, ale ta sama obudowa (DFN) i polaryzacja P — uklad wyprowadzen rodziny standardowy; porownaj karte katalogowa przed lutowaniem
rds_on warunki pomiaru nieporownywalne lub niepelne — wymagane zgodne Vgs, temperatura i Id; nie oceniamy przewagi ani odrzucenia na podstawie tych wartosci
verify-switching-losses-in-circuit
Qg wyzsze (40nC vs 10nC) - wolniejsze przelaczanie, wieksze straty switching
wymiary nieuzupelnione w bazie, ale obudowa identyczna (DFN) — form-fit w obrebie rodziny obudowy
pinout niepotwierdzony w bazie, ale ta sama obudowa (DFN) i polaryzacja P — uklad wyprowadzen rodziny standardowy; porownaj karte katalogowa przed lutowaniem
rozny typ bramki: logic-level -> standard (Vgs(th) 1.8V vs 3V) — sprawdz czy sterownik da odpowiednie Vgs
UWAGA: Vds 80V < 100V oryginalu — dopuszczalne TYLKO gdy napiecie w ukladzie ma zapas
rds_on warunki pomiaru nieporownywalne lub niepelne — wymagane zgodne Vgs, temperatura i Id; nie oceniamy przewagi ani odrzucenia na podstawie tych wartosci
verify-switching-losses-in-circuit
Qg wyzsze (40nC vs 10nC) - wolniejsze przelaczanie, wieksze straty switching